發(fā)布成功
一、 硬件框圖
二、 FPGA主要功能需求說明
1、外接接口
l DDR3 用于數(shù)據(jù)緩存
l IIC MASTER 用于訪問IIC設備
l SPI MASTER 用于訪問SPI設備
l UART DEVICE 用于DEBUG調(diào)試
2、AUDIO信號處理
需要支持如下音頻信號處理：
l I2S receiver and decode
l I2S codec and transmitter
l PDM codec
l TDM codec
l Audio analyzer，count THD,THD+N
3、ADC芯片訪問控制，通過IIC讀取相關設備數(shù)據(jù)
l AD7171x digitizer interface/
l ADS5231 digitizer interface/
l AD9625 digitizer interface
4、信號采集分析功能，采集AD轉(zhuǎn)換數(shù)據(jù)，進行處理緩存處理分析，上傳CPU。
l Signal analyzer，
l measure frequency,
l duty cycle,
l amplitude, etc.
5、波形發(fā)生功能，設定指定頻率的正弦波，方波等信號。
l Waveform generator
三、 其他說明
1、 交付時間：合同簽訂后3個月。
2、 交付方式：項目工程、源碼及相關文檔一起交付。
3、 上面為總體需求，詳細需求當面具體溝通。
4、 開發(fā)方必須有FPGA開發(fā)經(jīng)驗，并能提供相關具體實際案例演示，必須是公司接包，不接受個人兼職接包。
5、 開發(fā)方必須在深圳，項目需要時可以駐廠和軟硬件聯(lián)調(diào)。
6、 本項目為一期工程，如果合同順利，還會繼續(xù)進行后續(xù)需求合作開發(fā)，期待與有誠意有實力的開發(fā)商長期合作。
1、我愛方案網(wǎng)是會員制服務，服務商通過競標后即可聯(lián)系雇主；
2、項目預算與報價不代表最終成交價格，成交價以雙方協(xié)商為準；
3、平臺提供設計項目對接服務，希望促成高效合作，對交易雙方不收取傭金，謝謝留意！
聯(lián)系方式：
競標后可見
好評率：
100%
發(fā)包數(shù)量：
12
選中數(shù)量：
6
