1.CMOS配置模塊:FPGA通過SPI總線讀寫配置CMOS內(nèi)部寄存器。
2.解串器:將LVDS差分串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù),每路解串器的速率為720 Mbps。
3.解碼器:把多通道解串器的并行數(shù)據(jù)拆分、拼接,提取同步碼、解析出像素數(shù)據(jù),帶寬要求是圖像傳感器8bit工作模式下全幀率(200FPS)全畫幅(1280H×1024V)的讀出圖像傳感器的數(shù)據(jù)。
4.千兆以太網(wǎng)模塊:要求將圖像數(shù)據(jù)通過TCP/UDP輸出至上位機軟件以便于測試,傳輸帶寬1280H*1024V@30FPS。
5.上位機圖像顯示軟件,要求可以看圖像即可。